

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2000年 9月29日

出願番号 Application Number:

特願2000-300934

出 願 Applicant(s):

セイコーエプソン株式会社

2001年10月19日

特許庁長官 Commissioner, Japan Patent Office





特2000-300934

【書類名】

特許願

【整理番号】

J0081193

【提出日】

平成12年 9月29日

【あて先】

特許庁長官殿

【国際特許分類】

G09F 9/00

G09F 9/35

【発明者】

【住所又は居所】

長野県諏訪市大和3丁目3番5号 セイコーエプソン株

式会社内

【氏名】

松枝 洋二郎

【特許出願人】

【識別番号】

000002369

【氏名又は名称】 セイコーエプソン株式会社

【代表者】

安川 英昭

【代理人】

【識別番号】

100093388

【弁理士】

【氏名又は名称】

鈴木 喜三郎

【連絡先】

0266-52-3139

【選任した代理人】

【識別番号】 100095728

【弁理士】

【氏名又は名称】 上柳 雅誉

【選任した代理人】

【識別番号】 100107261

【弁理士】

【氏名又は名称】 須澤 修

【手数料の表示】

【予納台帳番号】 013044

特2000-300934

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】

9711684

【プルーフの要否】

要

【書類名】明細書

【発明の名称】 有機EL表示装置

【特許請求の範囲】

【請求項1】 格子状に配設された複数の行方向配線及び複数のデータ線と、前記行方向配線及びデータ線の各交点に対応して設けられた有機EL素子と、前記データ線を駆動可能なデータ線駆動回路と、前記行方向配線を駆動可能な行駆動回路と、を備えた有機EL表示装置において、

前記データ線駆動回路とは別に、デコーダを含んで構成されたデータ線駆動用の副データ線駆動回路を設け、前記データ線駆動回路には、前記データ線の全てを接続し、前記副データ線駆動回路には、前記データ線のうちの一部のみを選択的に接続したことを特徴とする有機EL表示装置。

【請求項2】 格子状に配設された複数の行方向配線及び複数のデータ線と、前記行方向配線及びデータ線の各交点に対応して設けられた有機EL素子と、前記データ線を駆動可能なデータ線駆動回路と、前記行方向配線を駆動可能な行駆動回路と、を備えた有機EL表示装置において、

前記データ線駆動回路とは別に、シフトレジスタを含んで構成されたデータ線 駆動用の副データ線駆動回路を設け、前記データ線駆動回路には、前記データ線 の全てを接続し、前記副データ線駆動回路には、前記データ線のうちの一部のみ を選択的に接続したことを特徴とする有機EL表示装置。

【請求項3】 前記データ線駆動回路を、シフトレジスタを含んで構成した 請求項1又は請求項2記載の有機EL表示装置。

【請求項4】 前記行駆動回路を、デコーダを含んで構成した請求項1乃至 請求項3のいずれかに記載の有機EL表示装置。

【請求項5】 前記副データ線駆動回路には、前記データ線のうち、画面の特定領域に配されたデータ線のみを選択的に接続した請求項1乃至請求項4のいずれかに記載の有機EL表示装置。

【請求項6】 赤の発色が可能な前記有機EL素子、緑の発色が可能な前記有機EL素子及び青の発色が可能な前記有機EL素子の3ドットを1画素とすることによりカラー表示が可能となっており、前記副データ線駆動回路には、前記

三色のうちの一部の色に対応したデータ線のみを選択的に接続した請求項1乃至 請求項5のいずれかに記載の有機EL表示装置。

【請求項7】 前記一部の色は緑である請求項6記載の有機EL表示装置。

【請求項8】 前記副データ線駆動回路には、前記一部の色に対応したデータ線であって、画面の特定領域に配されたデータ線のみを選択的に接続した請求項6又は請求項7記載の有機EL表示装置。

【請求項9】 全ドット表示モードとキャラクタ表示モードとの間で切換が可能となっており、前記全ドット表示モードが選択されている場合には、前記データ線駆動回路が有効となり、前記キャラクタ表示モードが選択されている場合には、前記副データ線駆動回路が有効となるようになっている請求項1乃至請求項8のいずれかに記載の有機EL表示装置。

【請求項10】 前記行駆動回路とは別に、デコーダを含んで構成された行方向配線駆動用の副行駆動回路を設け、前記行駆動回路には、前記行方向配線の全てを接続し、前記副行駆動回路には、前記行方向配線のうちの一部のみを選択的に接続した請求項1乃至請求項8のいずれかに記載の有機EL表示装置。

【請求項11】 前記行駆動回路とは別に、シフトレジスタを含んで構成された行方向配線駆動用の副行駆動回路を設け、前記行駆動回路には、前記行方向配線の全てを接続し、前記副行駆動回路には、前記行方向配線のうちの一部のみを選択的に接続した請求項1乃至請求項8のいずれかに記載の有機EL表示装置

【請求項12】 前記副行駆動回路には、前記行方向配線のうち、画面の特定領域に配された行方向配線のみを選択的に接続した請求項10又は請求項11 記載の有機EL表示装置。

【請求項13】 全ドット表示モードとキャラクタ表示モードとの間で切換が可能となっており、前記全ドット表示モードが選択されている場合には、前記データ線駆動回路及び行駆動回路が有効となり、前記キャラクタ表示モードが選択されている場合には、前記副データ線駆動回路及び前記副行駆動回路が有効となるようになっている請求項10乃至請求項12のいずれかに記載の有機EL表示装置。

【請求項14】 前記キャラクタ表示モードが選択されている場合には、前記全ドット表示モードが選択されている場合に比べて、階調数が減じられるようになっている請求項9又は請求項13記載の有機EL表示装置。

【請求項15】 前記キャラクタ表示モードが選択されている場合には、前記全ドット表示モードが選択されている場合に比べて、フレーム周波数が減じられるようになっている請求項9、請求項13及び請求項14のいずれかに記載の有機EL表示装置。

【請求項16】 前記全ドット表示モードから前記キャラクタ表示モードに移行する際に全画素を一斉にリセットできるようにした請求項9、請求項13、請求項14及び請求項15のいずれかに記載の有機EL表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、有機EL (electroluminescence) 素子を利用した表示装置に関し、特に、簡易な回路構成で低消費電力化が図られるようにしたものである。

[0002]

【従来の技術】

図10は、従来の有機EL表示装置10の構成を示す図である。なお、図10 には、有機EL表示装置10のうち、4本のデータ線X1~X4及び2本の走査 線Y1、Y2に関する部分のみを示している。

[0003]

即ち、この有機EL表示装置10は、列方向に延びる複数本のデータ線X1~ X4と、行方向に延びる複数本の走査線Y1、Y2と、データ線X1~X4と平 行に延び且つ端部は電源VDDに接続された共通給電線11と、を有しており、デ ータ線X1~X4と走査線Y1、Y2との各交点に対応して、発色部としての有 機EL素子12、…、12が設けられている。この例では、赤(R)の発色が可 能な有機EL素子12、緑(G)の発色が可能な有機EL素子12及び青(B) の発色が可能な有機EL素子12を、最初のデータ線X1にはR、次のデータ線 X2にはG、その次のデータ線X3にはB、さらにその次のデータ線X4にはR 、という具合に、各データ線X1~X4に順繰りに対応させており、行方向に並んだ赤の発色が可能な有機EL素子12、緑の発色が可能な有機EL素子12及び青の発色が可能な有機EL素子12の3ドットで一つの画素Pを構成していて、これによって、この有機EL表示装置10はカラー表示が可能となっている。

[0004]

そして、各有機EL素子12の陰極側は接地されるとともに、正孔注入側は、Pチャネル型の薄膜MOSトランジスタ(以下、PMOSトランジスタと称す。)13を介して、共通給電線11に接続されている。また、PMOSトランジスタ13のゲートと、対応するデータ線X1~X4との間が、Nチャネル型の薄膜MOSトランジスタ(以下、NMOSトランジスタと称す。)14を介して接続されるとともに、PMOSトランジスタ13のゲートと、共通給電線11との間に、保持容量15が介在している。さらに、NMOSトランジスタ14のゲートが、対応する走査線Y1、Y2に接続されている。これら有機EL素子12、PMOSトランジスタ13、NMOSトランジスタ14及び保持容量15によって、いわゆるアクティブマトリックス型の表示画面20が構成されている。

[0005]

走査線Y1、Y2の端部は、走査線駆動回路30に接続されている。走査線駆動回路30は、シフトレジスタ31と、バッファ32とによって構成されていて、シフトレジスタ31の出力がバッファ32を介して各走査線Y1、Y2に供給されるようになっている。よって、シフトレジスタ31のシフト動作に同期して、複数の走査線Y1、Y2が順番に選択されて一つずつ充電及び放電を繰り返すようになっている。

[0006]

これに対し、データ線X1~X4の端部は、データ線駆動回路40に接続されている。データ線駆動回路40は、シフトレジスタ41と、各データ線X1~X4に対応した複数のスイッチング素子42、…、42とによって構成されていて

シフトレジスタ41の出力がスイッチング素子42、…、42に供給されるよう になっている。従って、シフトレジスタ41のシフト動作に同期して、スイッチ ング素子42、…、42が順番に選択されて一つずつオン(導通)及びオフ(遮断)を繰り返すようになっている。

[0007]

各スイッチング素子42、…、42のデータ線X1~X4の逆側は、ビデオ信号線17R、17G、17Bのいずれかに接続されている。ここで、ビデオ信号線17R~17Bは、赤(R)、緑(G)、青(B)に対応したアナログのビデオ信号電圧VIDR、VIDG、VIDBを供給するための信号線であり、表示画面20に隣接し走査線Y1、Y2と平行に配線されている。よって、各データ線X1~X4は、自己に接続された有機EL素子12の発色と同色のビデオ信号電圧VIDR、VIDG、VIDBが供給可能となるように、スイッチング素子42を介して、ビデオ信号線17R、17G、17Bのいずれかに接続されている。

[0008]

そして、シフトレジスタ31のシフト動作の周期は、シフトレジスタ41のシフト動作によって全てのデータ線X1、X2、…、Xnの選択が完了したタイミングで、走査線Yiの選択を終え次の走査線Y(i+1)の選択に移行できる周期となっている。

[0009]

以上のような構成であれば、シフトレジスタ31及びシフトレジスタ41のシフト動作によって全ての走査線Y1、Y2、…、Ymが順次選択されるとともに、各走査線Y1~Ymが選択されている間に全てのデータ線X1、X2、…、Xnが順次選択されるから、表示画面20の全画面を利用して画像を出力することができる。なお、各データ線X1~Xnにはその選択時に対応するビデオ信号線17R~17Bからビデオ信号電圧VIDR、VIDG、VIDBのいずれかが供給され、そのビデオ信号電圧VIDR、VIDG、VIDBが、走査線Yiによって選択されているNMOSトランジスタ14を介して保持容量15に蓄えられ、その保持容量15の充電状態に応じてPMOSトランジスタ13のチャネルが制御され、共通給電線11から各有機EL素子12に流れる電流値がビデオ信号電圧VIDR、VIDG、VIDBに対応した値となるから、各有機EL素子12を所望の輝度で発光させることができる。

[0010]

【発明が解決しようとする課題】

上記従来の有機EL表示装置10であっても、表示画面20を利用して画像を 出力するという動作に関しては特に問題はなく、むしろ、全画面を利用して画像 を出力することに関しては非常に効率的な構成であった。

[0011]

しかしながら、従来の有機EL表示装置10では、走査線駆動回路30によって走査線Y1、Y2、…、Ymの全てを順次駆動させる一方で、データ線駆動回路40によってデータ線X1、X2、…、Xnの全てを順次駆動させる構成であったため、例えば文字や記号等のキャラクタを表示するような場合でも、全画面に対してデータを書き換えなければならなかった。そして、全画面に対してデータを書き換えるためには、上述したように全データ線X1~Xn及び全走査線Y1~Ymを順次駆動させる必要があるが、特にデータ線X1~Xnは、極短い周期で駆動させなければならないため、データ線X1~Xnに対しては高速で充電及び放電を繰り返す必要がある。また、走査線Y1~Ymに関しても、キャラクタを表示しない領域に配線されているものも全て駆動する必要があった。

[0012]

つまり、上記従来の構成では、文字や記号等のキャラクタを表示する際にも、 画像を表示する際と同様に消費電力の大きい動作を行わなければならず、また、 キャラクタを表示しない領域についても走査線Y1~Ymを駆動させる構成であ ったため、無駄な電力を消費してしまう構成となっていた。

[0013]

本発明は、このような従来の技術が有する未解決の課題に着目してなされたものであって、従来の有機EL表示装置の利点は生かしつつ、簡易な構成で、無駄な電力消費を抑えることができる有機EL表示装置を提供することを目的としている。

[0014]

【課題を解決するための手段】

上記目的を達成するために、請求項1に係る発明は、格子状に配設された複数

の行方向配線及び複数のデータ線と、前記行方向配線及びデータ線の各交点に対応して設けられた有機EL素子と、前記データ線を駆動可能なデータ線駆動回路と、前記行方向配線を駆動可能な行駆動回路と、を備えた有機EL表示装置において、前記データ線駆動回路とは別に、デコーダを含んで構成されたデータ線駆動用の副データ線駆動回路を設け、前記データ線駆動回路には、前記データ線の全てを接続し、前記副データ線駆動回路には、前記データ線のうちの一部のみを選択的に接続した。

[0015]

上記目的を達成するために、請求項2に係る発明は、格子状に配設された複数の行方向配線及び複数のデータ線と、前記行方向配線及びデータ線の各交点に対応して設けられた有機EL素子と、前記データ線を駆動可能なデータ線駆動回路と、前記行方向配線を駆動可能な行駆動回路と、を備えた有機EL表示装置において、前記データ線駆動回路とは別に、シフトレジスタを含んで構成されたデータ線駆動用の副データ線駆動回路を設け、前記データ線駆動回路には、前記データ線の全てを接続し、前記副データ線駆動回路には、前記データ線のうちの一部のみを選択的に接続した。

[0016]

請求項3に係る発明は、上記請求項1又は2に係る発明である有機EL表示装置において、前記データ線駆動回路を、シフトレジスタを含んで構成した。

[0017]

請求項4に係る発明は、上記請求項1~3に係る発明である有機EL表示装置 において、前記行駆動回路を、デコーダを含んで構成した。

[0018]

請求項5に係る発明は、上記請求項1~4に係る発明である有機EL表示装置 において、前記副データ線駆動回路には、前記データ線のうち、画面の特定領域 に配されたデータ線のみを選択的に接続した。

[0019]

そして、請求項6に係る発明は、上記請求項1~5に係る発明である有機EL 表示装置において、赤の発色が可能な前記有機EL素子、緑の発色が可能な前記 有機EL素子及び青の発色が可能な前記有機EL素子の3ドットを1画素とすることによりカラー表示を可能とし、前記副データ線駆動回路には、前記三色のうちの一部の色に対応したデータ線のみを選択的に接続した。

[0020]

請求項7に係る発明は、上記請求項6に係る発明である有機EL表示装置において、前記一部の色を緑とした。

[0021]

請求項8に係る発明は、上記請求項6又は7に係る発明である有機EL表示装置において、前記副データ線駆動回路には、前記一部の色に対応したデータ線であって、画面の特定領域に配されたデータ線のみを選択的に接続した。

[0022]

さらに、請求項9に係る発明は、上記請求項1~8に係る発明である有機EL表示装置において、全ドット表示モードとキャラクタ表示モードとの間で切換を可能とし、前記全ドット表示モードが選択されている場合には、前記データ線駆動回路が有効となり、前記キャラクタ表示モードが選択されている場合には、前記副データ線駆動回路が有効となるようにした。

[0023]

一方、請求項10に係る発明は、上記請求項1~8に係る発明である有機EL表示装置において、前記行駆動回路とは別に、デコーダを含んで構成された行方向配線駆動用の副行駆動回路を設け、前記行駆動回路には、前記行方向配線の全てを接続し、前記副行駆動回路には、前記行方向配線のうちの一部のみを選択的に接続した。

[0024]

請求項11に係る発明は、上記請求項1~8に係る発明である有機EL表示装置において、前記行駆動回路とは別に、シフトレジスタを含んで構成された行方向配線駆動用の副行駆動回路を設け、前記行駆動回路には、前記行方向配線の全てを接続し、前記副行駆動回路には、前記行方向配線のうちの一部のみを選択的に接続した。

[0025]

そして、請求項12に係る発明は、上記請求項10又は11に係る発明である 有機EL表示装置において、前記副行駆動回路には、前記行方向配線のうち、画 面の特定領域に配された行方向配線のみを選択的に接続した。

[0026]

また、請求項13に係る発明は、上記請求項10~12に係る発明である有機 EL表示装置において、全ドット表示モードとキャラクタ表示モードとの間で切 換が可能となっており、前記全ドット表示モードが選択されている場合には、前 記データ線駆動回路及び行駆動回路が有効となり、前記キャラクタ表示モードが 選択されている場合には、前記副データ線駆動回路及び前記副行駆動回路が有効 となるようにした。

[0027]

そして、請求項14に係る発明は、上記請求項9又は13に係る発明である有機EL表示装置において、前記キャラクタ表示モードが選択されている場合には、前記全ドット表示モードが選択されている場合に比べて、階調数が減じられるようにした。

[0028]

また、請求項15に係る発明は、上記請求項9、13又は14に係る発明である有機EL表示装置において、前記キャラクタ表示モードが選択されている場合には、前記全ドット表示モードが選択されている場合に比べて、フレーム周波数が減じられるようにした。

[0029]

さらに、請求項16に係る発明は、上記請求項9、13,14又は15に係る 発明である有機EL表示装置において、前記全ドット表示モードから前記キャラ クタ表示モードに移行する際に全画素を一斉にリセットできるようにした。

[0030]

ここで、請求項1に係る発明にあっては、本来のデータ線駆動回路の他に、副 データ線駆動回路を有し、その副データ線駆動回路には、データ線の一部のみを 選択的に接続しているから、全データ線によって表示を行う場合にはデータ線駆 動回路を利用し、一部のデータ線によって表示を行う場合には副データ線駆動回 路を利用する、という使用態様が可能となる。しかも、副データ線駆動回路は、 デコーダを含んで構成されているから、それに接続されたデータ線のうちの任意 のデータ線を選択的に駆動させることもできる。

[0031]

また、請求項2に係る発明にあっても、副データ線駆動回路を有し、その副データ線駆動回路にデータ線の一部のみを選択的に接続しているから、全データ線によって表示を行う場合にはデータ線駆動回路を利用し、一部のデータ線によって表示を行う場合には副データ線駆動回路を利用する、という使用態様が可能となる。また、この請求項2に係る発明では、副データ線駆動回路は、シフトレジスタを含んで構成されているから、その副データ線駆動回路を動作させるために多くの配線を設けなくても済む。

[0032]

請求項3に係る発明にあっては、データ線駆動回路はシフトレジスタを含んで構成しているから、それによって駆動されるデータ線の本数が多数であっても、 データ線駆動回路を動作させるための配線数を極端に多くしないで済む。

[0033]

また、請求項4に係る発明にあっては、行駆動回路をデコーダによって構成しているため、副データ線駆動回路を利用する場合に、必要な行方向配線だけを駆動させるという使用態様も可能となる。

[0034]

なお、この請求項4に係る発明では、本来のデータ線駆動回路を利用して画面全体に画像を出力する場合にも、デコーダによって行方向配線を順に選択し駆動させる必要がある。しかし、行方向配線の駆動周期は、データ線の駆動周期に比べて大幅に長いため、デコーダに接続されるアドレス選択用の配線が多数であっても、それらアドレス選択用の配線の充電及び放電の周期が極端に短くなる訳ではないから、アドレス選択用の配線の駆動に伴って消費電力が極端に大きくなるようなことはない。

[0035]

そして、請求項5に係る発明にあっては、副データ線駆動回路に接続されてい

るデータ線は、画面の特定領域(データ線が画面縦方向に延びているものとする と、例えば、画面の左側、中央、右側といった領域)に配されたデータ線である から、その副データ線駆動回路を利用してデータ線を駆動させる状況では、画面 の特定領域に限って表示を行うことができる。

[0036]

一方、請求項6に係る発明にあっては、副データ線駆動回路を利用してデータ 線を駆動させる状況では、一部の色のみを利用して表示を行うことができる。

[0037]

特に、請求項7に係る発明では、副データ線駆動回路を利用してデータ線を駆動させる状況では、現在報告されている有機EL材料の中で最も発光輝度及び発光効率の良い緑(G)によって表示が行われる。

[0038]

そして、請求項8に係る発明にあっては、副データ線駆動回路を利用してデータ線を駆動させる状況では、画面の特定領域に、一部の色のみを利用して表示を 行うことができる。

[0039]

請求項9に係る発明にあっては、画面を構成する全ドットを利用して画像を出力する全ドット表示モードと、文字や記号等の比較的簡易な図形であるキャラクタを表示するキャラクタ表示モードとの二つの表示モードが選択可能であり、請求項6又は請求項7に係る発明の構成を備えている場合には、前者はカラー表示モード、後者は一部色(単色)表示モード、と表現することもできる。

[0040]

そして、請求項9に係る発明では、全ドット表示モードを、本来のデータ線駆動回路に対応させ、キャラクタ表示モードを、副データ線駆動回路に対応させている。このため、全ドット表示モードが選択されている状況では、全てのデータ線を利用して表示が行われ、キャラクタ表示モードが選択されている状況では、一部のデータ線を利用して表示が行われることになるから、各表示モードの表示レベルと、利用されるデータ線の本数との整合がとれる。

[0041]

さらに、請求項10に係る発明にあっては、本来の行駆動回路の他に、副行駆動回路を有し、その副行駆動回路には、行方向配線の一部のみを選択的に接続しているから、全ての行方向配線によって表示を行う場合には行駆動回路を利用し、一部の行方向配線によって表示を行う場合には副行駆動回路を利用する、という使用態様が可能となる。しかも、副行駆動回路は、デコーダを含んで構成されているから、それに接続された行方向配線のうちの任意の行方向配線を選択的に駆動させることもできる。

[0042]

また、請求項11に係る発明にあっても、副行駆動回路を有し、その副行駆動回路に行方向配線の一部のみを選択的に接続しているから、全ての行方向配線によって表示を行う場合には行駆動回路を利用し、一部の行方向配線によって表示を行う場合には副行駆動回路を利用する、という使用態様が可能となる。また、この請求項11に係る発明では、副行駆動回路は、シフトレジスタを含んで構成されているから、その副行駆動回路を動作させるために多くの配線を設けなくても済む。

[0043]

そして、請求項12に係る発明にあっては、副行駆動回路に接続されている行方向配線は、画面の特定領域(行方向配線が画面横方向に延びているものとすると、例えば、画面の上段、中段、下段といった領域)に配された行方向配線であるから、その副行駆動回路を利用して行方向配線を駆動させる状況では、画面の特定領域に限って表示を行うことができる。従って、この請求項12に係る発明が、上記請求項5に係る発明の構成を備えていれば、画面の左上段、中央上段、右下段、というようなさらに細かい領域を特定領域とすることができる。

[0044]

請求項13に係る発明にあっては、全ドット表示モードを、本来の行駆動回路に対応させ、キャラクタ表示モードを、副行駆動回路に対応させているから、全ドット表示モードが選択されている状況では、全ての行方向配線を利用して表示が行われ、キャラクタ表示モードが選択されている状況では、一部の行方向配線を利用して表示が行われることになり、各表示モードの表示レベルと、利用され

る行方向配線の本数との整合がとれる。

[0045]

そして、請求項14に係る発明にあっては、例えば、キャラクタ表示モードが選択されている場合には、階調数を最低の2(つまり、各有機EL素子は、発色しているか、発色していないかの二状態しかない。)とし、全ドット表示モードが選択されている場合には、階調数を3以上とする、という使用態様も採用できる。

[0046]

また、請求項15に係る発明にあっては、キャラクタ表示モードが選択されている場合には、フレーム周波数を減らし、その分、行方向配線やデータ線の選択期間(駆動させている期間)を長くすることができる。

[0047]

さらに、請求項16に係る発明にあっては、一斉にリセットできるようにした ため、画像を消去するために全画面を走査する動作が不要となり、かかる全画面 を操作する際に消費される余分な消費電力を抑えることができる。また、キャラ クタ表示モードに移行し文字や記号等が表示されたときに、それら文字や記号等 の判別を困難にするノイズが画面に残るようなことが防止される。

[0048]

【発明の実施の形態】

以下、本発明の実施の形態を図面に基づいて説明する。

[0049]

図1は本発明の第1の実施の形態の構成を示す図であって、有機EL表示装置 10の構成を示す回路図である。なお、図10に示した従来の有機EL表示装置 と同じ構成には同じ符号を付し、その同じ構成に関する詳細な説明は省略する。

[0050]

即ち、本実施の形態の有機EL表示装置10であっても、複数のデータ線X1 、X2、…、Xnと、行方向配線としての複数の走査線Y1、Y2、…、Ymと が格子状に配設され、それらデータ線X1~Xnと走査線Y1~Ymとの各交点 に、図10の場合と同様にR、G、Bの各色に対応した有機EL素子や保持容量 等が配されており、そして、データ線X1~Xn用のデータ線駆動回路40と、 走査線Y1~Ym駆動用の、行駆動回路としての走査線駆動回路30とを備えて いる。

[0051]

但し、本実施の形態では、走査線駆動回路30は、シフトレジスタではなく、 デコーダ33を含んで構成されている。従って、デコーダ33の動作を適宜制御 することにより、走査線Y1~Ymをシフトレジスタを用いた場合と同様に順番 に駆動させることも可能であるし、任意の走査線Y1~Ymを任意のタイミング で駆動させることも可能である。

[0052]

また、データ線駆動回路40のシフトレジスタ41にはイネーブル信号EnblXが供給され、走査線駆動回路30のデコーダ33にはイネーブル信号EnblYが供給されるようになっている。イネーブル信号EnblX及びEnblYは、通常はローレベル(論理値"0")の信号であって、ローレベルのイネーブル信号EnblX及びEnblYが供給されている間は、シフトレジスタ41及びデコーダ33は、通常の動作を行うようになっている。これに対し、ハイレベル(論理値"1")のイネーブル信号EnblXが供給されているシフトレジスタ41は、スイッチング素子42の全てを同時にオン状態とするようになっており、ハイレベルのイネーブル信号EnblYが供給されているデコーダ33は、全ての走査線Y1~Ymを同時に駆動させるようになっている。

[0053]

なお、ハイレベルのイネーブル信号 EnblXが生成されている間は、ビデオ信号線17R~17B上のビデオ信号電圧 VIDR、VIDG、VIDBは、全てハイレベル(アナログ電圧信号であるため、正確には、取り得る範囲の最高電位)に固定されるようになっている。

[0054]

そして、有機EL表示装置10は、データ線駆動回路40とは別に、副データ線駆動回路50を備えている。

[0055]

副データ線駆動回路50は、デコーダ51と、複数のスイッチング素子52、 …、52とを含んで構成されていて、デコーダ51の出力がスイッチング素子52、 …、52に供給されるようになっている。従って、デコーダ51の出力に応じて、任意のスイッチング素子52、 …、52が任意のタイミングでオン・オフするようになっている。

[0056]

スイッチング素子52、…、52の一端側は、データ線X1~Xnのうち、緑(G)の発色が可能な有機EL素子に対応したデータ線X2、X5、X8、…、X(n-1)に接続されている。つまり、データ線駆動回路40には、データ線X1~Xnの全てが接続されているが、副データ線駆動回路50には、データ線X1~Xnの一部であるGの発色が可能な有機EL素子に対応したデータ線X2、X5、X8、…、X(n-1)のみが選択的に接続されている。

[0057]

また、スイッチング素子52、…、52の他端側は、有機EL素子を発色させるためのキャラクタ表示用電圧VCHRが供給される電源配線53に接続されている。なお、本実施の形態では、従来(図10参照)と同様に、有機EL素子12と共通給電線11との間にPMOSトランジスタ13を設けた構成であるから、キャラクタ表示用電圧VCHRは、有機EL素子を発光させる際にはローレベルの電圧(例えば、接地電圧)となり、有機EL素子を消灯させる際にはハイレベルの電圧となる。

[0058]

本実施の形態の有機EL表示装置10の基本構成は上記の通りであるが、その使用態様としては、表示画面20の全ドットを使用して画像を表示するモード(全ドット表示モード、若しくはカラー表示モード)と、表示画面20のうち緑(G)のみを発光させて文字や記号等を表示するモード(キャラクタ表示モード、若しくは単色表示モード)との、二つのモードを設定し使い分ける態様が考えられる。

[0059]

そして、前者のカラー表示モードは、走査線駆動回路30とデータ線駆動回路

40とが有効となって表示画面20の表示制御が行われ、後者の単色表示モードでは、走査線駆動回路30と副データ線駆動回路50とが有効となって表示画面20の表示制御が行われるようにする。

[0060]

この場合、カラー表示モードでは、アナログ電圧であるビデオ信号電圧VIDR 、VIDG、VIDB によって発光が制御されることになるから、各色毎に例えば8 段階の階調が与えられる。これに対し、単色モードでは、ローレベル及びハイレベルの二段階に変化するキャラクタ表示用電圧VCHR によって発光が制御されることになるから、有機EL素子には、発色しているか、発色していないかの二状態しかない、つまり階調数は2となっている。このように、単色表示モードが選択されている場合には、カラー表示モードが選択されている場合に比べて、階調数が減じられることになる。

[0061]

図2は、本実施の形態における有機EL表示装置10の各信号の状態を示す波 形図であって、カラー表示モード選択期間T1から単色表示モード選択期間T2 に移行する際を示している。

[0062]

カラー表示モード選択期間T1では、走査線駆動回路30及びデータ線駆動回路40が有効となっていて、走査線駆動回路30のデコーダ33が各走査線Y1~Ymを順番に駆動するとともに、走査線Y1~Ymの一つが駆動されている間に、データ線駆動回路40のシフトレジスタ41が、スイッチング素子42、…、42を順番に一つずつオンとする動作を全てのスイッチング素子42、…、42に対して行う。図2のカラー表示モード選択期間T1では、走査線Y1~Y6が順番に駆動されている様子が示されており、実際には、全ての走査線Y1~Ymが同様に駆動され、一つの走査線Y1が駆動されている間に、全てのデータ線X1~Xnが一つずつ順番に高速で駆動される。

[0063]

また、カラー表示モード選択期間T1では、走査線Y1~Ym及びデータ線X 1~Xnの駆動タイミングに同期し、表示したい画像データを各画素毎及び原色 毎にアナログ電圧で表現したビデオ信号電圧VIDR 、VIDG 、VIDB が、高速で切り換えられる。

[0064]

このため、データ線駆動回路40によるデータ線X1~Xnの駆動が一巡する毎に、一つの走査線Yi分の画像データが表示画面20に出力され、走査線駆動回路30による走査線Y1~Ymの駆動が一巡する毎に、全画面分の画像データが表示画面20に出力される。

[0065]

カラー表示モード選択期間T1から単色表示モード期間T2に移行するときには、先ず、それまでローレベルであったイネーブル信号EnblX及びEnblYが、ハイレベルとなる。すると、デコーダ回路33は全ての走査線Y1~Ymを同時に駆動させ、シフトレジスタ41は全てのスイッチング素子42、…、42をオン状態とする。このとき、ビデオ信号電圧VIDR、VIDG、VIDBもハイレベルに固定される。よって、表示画面20内の全ての保持容量にハイレベルの電圧が充電されて、有機EL素子と共通給電線との間が遮断されるから、全ての有機EL素子は非発光状態となる。つまり、表示画面20内の全ての画素が一斉にリセットされることになる。

[0066]

かかるリセット動作が保証される時間が経過した後に、ハイレベルであったイネーブル信号EnblX及びEnblYは再びローレベルに戻り、それ以降はローレベルに固定される。イネーブル信号EnblX及びEnblYがローレベルに戻ると、デコーダ回路31は全ての走査線Y1~Ymを同時にローレベルに戻し、シフトレジスタ41は全てのスイッチング素子42、…、42を同時にオフ状態に戻す。このとき、ビデオ信号電圧VIDR、VIDG、VIDBもローレベルに戻され、それ以降はローレベルに固定される。

[0067]

次に、データ線駆動回路40の代わりに、副データ線駆動回路50が有効となり、単色表示モード期間T2における表示制御が開始される。

[0068]

そして、単色表示モード期間T2では、デコーダ33により任意の走査線Y1~Ymが任意のタイミングで駆動され、デコーダ51によりGに対応した任意のデータ線X2、X5、X8、…、X(n-1)と電源配線53との間が任意のタイミングで接続されることになるから、任意の保持容量に任意のタイミングで充電を行うことができる。このとき、電源配線53にはローレベルのキャラクタ表示用電圧VCHRが供給されているから、デコーダ33及び51によって選択された保持容量には、ローレベルの電圧が保持され、有機EL素子と共通給電線との間が導通して、その有機EL素子は発光状態となる。

[0069]

つまり、単色表示モード期間T2では、任意のドット(但し、Gのみ)だけを 点灯することができるから、表示したい文字や記号等のキャラクタの形状に合わ せて任意のドットを点灯させることにより、表示画面20にキャラクタが出力さ れる。

[0070]

このように、電源配線53にローレベルのキャラクタ表示用電圧VCHRを供給した状態で、ランダムアクセスが可能なデコーダ33及び51によって消灯している任意のドットを選択すると、そのドットは消灯状態から点灯状態に移行するし、また、電源配線53にハイレベルのキャラクタ表示用電圧VCHRを供給した状態でデコーダ33及び51によって点灯している任意のドットを選択すると、そのドットは点灯状態から消灯状態に移行するから、キャラクタを新たに表示した部分や書き換えたい部分だけを順次選択しながらキャラクタ表示を行うことができる。

[0071]

従って、本実施の形態の構成であれば、単色表示モード期間T2でキャラクタ表示を行う際には、必要な走査線Y1~Ym及びデータ線X2、X5、…、Xnだけを駆動させれば済むため、表示に関係しない領域に配線された走査線やデータ線を無駄に駆動させる必要がなく、その分、消費電力の低減が図られる。

[0072]

また、駆動させる必要のある走査線及びデータ線の本数が少なくなれば、フレ

ーム周波数を減らすことも可能であり、フレーム周波数が減った分、走査線 Y 1 ~ Y m やデータ線 X 2、 X 5、 …、 X n の選択期間を長くできる(図 2 には、カラー表示モード期間 T 1 に比べて単色表示モード期間 T 2 の方が、走査線の選択期間が長くなっている様子が示されている。)から、充電や放電に要する時間を長く設定でき、高速で駆動させる場合に比べて消費電力を低減することができる

[0073]

さらに、本実施の形態では、単色表示モード期間T2では、単色(Gのみ)でキャラクタを表示するようになっており、しかも階調数を2として中間調を使用しないようになっているから、フルカラーでキャラクタを表示していた従来の有機EL表示装置に比べて、消費電力を大幅に低減することができる。

[0074]

また、単色表示モードでは緑(G)を利用する構成であり、現在実用に供されているGの発光材料は、Rの発光材料やBの発光材料に比べて、図3に示すように発光輝度に優れるとともに、図4に示すように発光効率にも優れている。このため、キャラクタを表示する際に同程度の輝度や発光量を得るためには、本実施の形態のようにGの発光材料を利用することが、他の材料を利用することに比べて最も消費電力を小さくできるのである。

[0075]

以上のように、本実施の形態の構成であれば、種々の点で消費電力の低減が図られているから、全体として、従来の有機EL表示装置に比べて、格別の低消費電力化を図ることができ、その結果、携帯情報端末(携帯電話)のように少しでも消費電力の低減が必要な電子機器用の表示装置として特に好適である。

[0076]

図5は、本発明の第2の実施の形態を示す図であって、有機EL表示装置10 の構成を示す回路図である。なお、上記第1の実施の形態と同じ構成には、同じ 符号を付し、その重複する説明は省略する。

[0077]

先ず、本実施の形態の有機 E L 表示装置 1 0 の基本的な構成は、上記第 1 の実

施の形態と同様であり、異なるのは、走査線駆動回路30を、シフトレジスタ31を含んで構成した点と、副データ線駆動回路50に、Gの発色が可能な有機EL素子に対応したデータ線X2、X5、X8、…、X(n-1)のうちの一部のみを選択的に接続した点と、走査線駆動回路30とは別に、副行駆動回路としての副走査線駆動回路60を設けた点と、の三つである。

[0078]

即ち、走査線駆動回路30は、図10に示した従来の有機EL表示装置10の場合と同様に、シフトレジスタ31及びバッファ32によって構成されている。但し、シフトレジスタ31には、上記第1の実施の形態と同様のイネーブル信号 EnblYが入力されるようになっており、ハイレベルのイネーブル信号EnblYが入力されると、シフトレジスタ31は、全ての走査線Y1~Ymを同時に駆動させるようになっている。

[0079]

また、副データ線駆動回路50のデコーダ51は、スイッチング素子52のオン・オフを制御するようになっていることは上記第1の実施の形態と同様であるが、スイッチング素子52を介して電源配線53に接続可能となっているデータ線を、Gの発色が可能な有機EL素子に対応したデータ線X2、X5、X8、…、X(n-1)の全てではなく、表示画面20の特定領域に配されたデータ線(図5では、データ線X5、X8)のみとしている。

[0080]

そして、副走査線駆動回路60は、デコーダ61と、バッファ62とで構成されており、バッファ62の出力側には、走査線Y1~Ymのうち表示画面20の特定領域に配された走査線(図5では、走査線Y2、Y3、Y5、Y6)のみが選択的に接続されている。従って、副走査線駆動回路60が有効になっている状況では、デコーダ61の出力に応じて、一部の走査線Y2、Y3、Y5、Y6、…のうちの任意の走査線が任意のタイミングで駆動できるようになっている。

[0081]

本実施の形態の構成であっても、カラー表示モード期間 T 1 では、走査線駆動 回路 3 0 及びデータ線駆動回路 4 0 が有効となって、従来の有機 E L 表示装置と 同様の表示制御が行われる。

[0082]

そして、単色表示モード期間T2に移行する際には、上記第1の実施の形態と同様に、イネーブル信号EnblX及びEnblYがハイレベルとなり、シフトレジスタ31によって全ての走査線Y1~Ymが同時に駆動され、シフトレジスタ41によって全てのスイッチング素子42、…、42がオン状態となり、ビデオ信号電圧VIDR、VIDG、VIDBもハイレベルに固定され、表示画面20内の全ての画素が一斉にリセットされる。

[0083]

次いで、イネーブル信号EnblX及びEnblYがローレベルに戻った後に、副走査 線駆動回路60及び副データ線駆動回路50が有効となる。

[0084]

よって、デコーダ61により一部の走査線Y2、Y3、Y5、Y6、…のうちの任意の走査線が意のタイミングで駆動され、デコーダ51によりGに対応した任意のデータ線X5、X8、…、と電源配線53との間が任意のタイミングで接続されることになるから、表示画面20の特定領域に配されたドットに対応する任意の保持容量に任意のタイミングで充電を行うことができる。

[0085]

つまり、単色表示モード期間T2では、表示画面20の特定領域に配された任意のドット(但し、Gのみ)だけを点灯することができるから、その表示したい文字や記号等のキャラクタの形状に合わせて任意のドットを点灯させることにより、表示画面20の特定領域にキャラクタが出力される。

[0086]

このように、上記第1の実施の形態では表示画面20の全面、この第2の実施の形態では表示画面20の特定領域、という違いはあるものの、本実施の形態であっても、上記第1の実施の形態と同様の作用効果が得られる。

[0,087]

そして、本実施の形態にあっては、カラー表示モード期間T1では、シフトレジスタ31を備えた走査線駆動回路30を利用し、単色表示モード期間T2では

デコーダ61を備えた副走査線駆動回路60を利用するようにしており、その副走査線駆動回路60には一部の走査線のみを駆動できるようにしているから、走査線駆動回路30をデコーダで構成した上記第1の実施の形態に比べて、配線数を大幅に少なくすることができ、デコーダ61を駆動させるための消費電力はデコーダ33を駆動させるための消費電力よりも少なくて済むから、有機EL表示装置10のさらなる消費電力の低減が図られるようになっている。

[0088]

また、副データ線駆動回路50に関しても、デコーダ51によってオン・オフが制御されるスイッチング素子52の個数が上記第1の実施の形態よりも少なくなっているから、その分、配線数が少なくなって消費電力の低減が図られるようになっている。

[0089]

図6及び図7は本発明の第3の実施の形態を示す図であり、図6は、有機EL表示装置10の構成を示す回路図である。なお、上記第1、2の実施の形態と同じ構成には、同じ符号を付し、その重複する説明は省略する。

[0090]

即ち、本実施の形態の有機EL表示装置10は、各画素P毎の発光状態をディジタルデータによって制御するために、各ドット毎に複数ビット(この例では、6ビット)の情報量を有するデータ線X1、X2、X3、…、Xnが配されており、また、行方向には、行方向配線としての書き込み制御線Wi、/Wiと、後述のインバータを動作させるための電源線VDD、VSSと、有機EL素子を発光させるための給電線VOELとが配されている。

[0091]

図7は、有機EL素子12を発光させる回路構成を示した回路図であって、同図に示すように、6ビットの配線d0~d5からなるデータ線Xiと、互いに相補の関係にある二本の書き込み制御線Wi、/Wiとの交点に対応して、6ビットのディジタル情報を記憶可能な記憶回路70が設けられている。

[0092]

記憶回路70の1ビット毎の記憶部分は、二つのインバータ71、72をたす

き掛けに接続してなるデータ保持部73を中心に構成されていて、そのデータ保持部73の一方のノードに、別のインバータ74を介して、データ線Xiを構成するいずれかの配線 d 0~d 5上のデータが供給されるようになっており、データ保持部73の他方のノードは、PMOSトランジスタ75、…、75のいずれかのゲートに接続されている。

[0093]

そして、本実施の形態では、有機EL素子12のそれぞれが、面積の異なる六つの領域から構成されていて、それら六つの領域のそれぞれの面積をS1~S6とすると、その比は、

S1:S2:S3:S4:S5:S6=1:2:4:8:16:32 となっている。その有機EL素子12の各領域には、いずれかのPMOSトランジスタ75を介して給電線VOELから電流が供給可能となっている。

[0094]

また、記憶回路70には、書き込み制御線Wi、/Wi上の信号が供給されるとともに、電源線VDD、VSSの電位が供給されていて、各インバータ71、72、73は電源線VDD、VSSの電圧をハイレベル及びローレベルとして動作するようになっており、さらに、書き込み制御線Wiがハイレベル(従って、書き込み制御線/Wiがローレベル)の場合には、インバータ74が活性状態、インバータ72が不活性状態となり、書き込み制御線Wiがローレベル(従って、書き込み制御線/Wiがハイレベル)の場合には、インバータ74が不活性状態、インバータ72が活性状態となる。

[0095]

書き込み制御線Wi、/Wiは、記憶回路70の各ビットに共通に供給されているから、結局のところ、書き込み制御線Wiがハイレベルの場合には、記憶回路70のデータ保持部73とデータ線d0~d5との間が接続されるとともに、インバータ72によるデータの保持作用が消えるから、記憶回路70へのデータの書き込みが可能となり、書き込み制御信号Wiがローレベルの場合には、データ保持部73とデータ線d0~d5との間が切り離されるとともに、インバータ72によるデータの保持作用が有効となって、データ保持部73のそれぞれに1

ビットのデータが保存されるようになる。

[0096]

図6に戻り、各書き込み制御線Wi、/Wiは、行駆動回路としてのワード線駆動回路35に接続されている。ワード線駆動回路35は、デコーダ36と、バッファ37とで構成されていて、デコーダ36によって選択された一組の書き込み制御線Wi、/Wiについては、書き込み制御線Wiはハイレベルで、書き込み制御線/Wiはローレベルとなり、デコーダ36によって選択されていないその他の書き込み制御線Wi、/Wiについては、書き込み制御線Wiはローレベルで、書き込み制御線/Wiはハイレベルとなる。

[0097]

これに対し、データ線X1~Xnのそれぞれは、データ線駆動回路40に接続されている。データ線駆動回路40は、デコーダ45と、入力制御回路46と、列選択スイッチ部47とで構成されている。

[0098]

デコーダ45の各出力は、各ドット毎のディジタルデータのビット数k(この例では、k=6)×3(この3は、画素Pを構成するR、G、Bの三原色に対応する数字である。)本に分岐されていて、その分岐出力線と、入力制御回路46の同じくk×3本の出力線とが交差しており、デコーダ45の分岐された出力線と入力制御回路46の出力線とが一対一に対応するように列選択スイッチ部47の各スイッチング素子47aが配設されている。

[0099]

そして、デコーダ45によって任意の出力が選択されると、その選択された出力の各分岐出力線によって列選択スイッチ部47の各スイッチング素子47aが活性化され、入力制御回路46の出力はその活性化されたスイッチング素子47aによって一組のデータ線(例えば、X1、X2及びX3)単位で表示画面20側に供給される。表示画面20側に供給された画像データは、そのとき選択されている書き込み制御線Wi、/Wiによって書き込み状態となっている一つの記憶回路70に書き込まれることになる。

[0100]

入力制御回路46には、メモリコントローラ80から、k×3ビットの画像信号が供給されるようになっており、そのメモリコントローラ80は、図示しない CPUによって制御されるようになっている。また、デコーダ36及び45は、アドレスバッファ81によってそれぞれが選択するアドレスが制御されるようになっており、アドレスバッファ81はタイミングコントローラ82によって制御されるようになっている。

[0101]

そして、データ線駆動回路 400 のデコーダ 45 にはイネーブル信号 E nb l X が供給され、ワード線駆動回路 35 のデコーダ 36 にはイネーブル信号 E nb l Y が供給されるようになっていて、デコーダ 45 及び 36 は、ハイレベルのイネーブル信号 E nb l X 及び E nb l Y が入力されると、全てのデータ線 X 1 \sim X 1 を選択し、全ての書き込み制御線 W 1 \sim W 1 0 を選択するようになっており、そのときには、画像信号は全てハイレベルになる。

[0102]

そして、本実施の形態でも、副データ線駆動回路50が設けられていて、その副データ線駆動回路50には、データ線X1~Xnのうち、緑(G)の発色が可能な有機EL素子に対応したデータ線X2、X5、X8、…、X(n-1)に接続されている。但し、データ線X2、X5、X8、…、X(n-1)のそれぞれに含まれる配線d0~d5の全てではなく、有機EL素子12のうち最大の面積S6に対応した配線d5のみが、スイッチング素子52を介して、キャラクタ表示用電圧VCHRに接続可能となっている。つまり、本実施の形態にあっても、データ線駆動回路40には、データ線X1~Xnの全てが接続されているが、副データ線駆動回路50には、データ線X1~Xnの一部であるGの発色が可能な有機EL素子に対応したデータ線X2、X5、X8、…、X(n-1)の、さらに一部の配線d5のみが選択的に接続されている。

[0103]

本実施の形態にあっては、カラー表示モード期間T1では、ワード線駆動回路 35及びデータ線駆動回路40が有効となって、デコーダ36によって任意の書き込み制御線Wi、/Wiが選択されるとともに、デコーダ41によって任意の

データ線Xiが選択され、そのデータ線Xiにk×3ビットの画像信号が乗って表示画面20側に供給される。すると、書き込み制御線Wi、/Wiによって選択されている画素Pに含まれるR、G、B毎の各記憶回路70に、データ線Xi上の画像信号が書き込まれる。

[0104]

ここで、例えば、ハイレベルの信号を1、ローレベルの信号を0とし、配線d5に0の信号が供給され、それ以外の配線d0~d4に1の信号が供給されているものとすると、記憶回路70のうち配線d5に接続されているインバータ74の出力は1となり、それ以外の配線d0~d4に接続されているインバータ74の出力は0となる。よって、記憶回路70の各データ保持部73、…、73のインバータ74側のノードには、図7の上側から、100000というデータが書き込まれたことになり、そのデータがインバータ71で反転されてPMOSトランジスタ75、…、75のゲートに供給されるから、有機EL素子12の面積S6に対応するPMOSトランジスタ75だけがオンとなり、それ以外のPMOSトランジスタ75はオフとなる。その結果、有機EL素子12は、面積S6の部分だけで発光することになるから、全面積(S1+S2+S3+S4+S5+S6)に対する発光量は、50%(=32/63)となる。この発光状態は、記憶回路70に別のデータが書き込まれる次のタイミングまで継続する。

[0105]

つまり、面積S1~S6の比を上記のように設定しているため、データ線Xiから各記憶回路70に書き込むディジタルデータを適宜設定することにより、各ドット毎に64階調、従って、各画素P毎では262144(=64×64×64)色の出力が可能となっている。

[0106]

そして、単色表示モード期間T2に移行する際には、上記第1の実施の形態と同様に、イネーブル信号EnblX及びEnblYがハイレベルとなり、画像信号が全てハイレベルとなるため、表示画面20内の全ての画素が一斉にリセットされる。

[0107]

次いで、イネーブル信号EnblX及びEnblYがローレベルに戻った後には、デー

タ線駆動回路40に代えて、副データ線駆動回路50が有効となる。

[0108]

よって、デコーダ36によって任意の書き込み制御線Wiが選択されるとともに、デコーダ51によりGに対応した任意のデータ線X2、X5、X8、…、の配線d5と、電源配線53との間が任意のタイミングで接続されることになるから、任意の画素Pを、発光量50%(=32/63)のGで発光させることができ、それを利用して所望のキャラクタを表示することができる。

[0109]

このように、上記第1の実施の形態ではアナログデータ、この第3の実施の形態ではディジタルデータ、という違いはあるものの、本実施の形態であっても、 上記第1の実施の形態と同様の作用効果が得られる。

[0110]

なお、この第3の実施の形態では、いわゆる面積階調方式により各ドットの発 光量に階調を与えるようにしているが、複数種類の外部アナログ電圧を利用して ドット毎に階調を与える方式も採用可能である。

[0111]

図8は、外部アナログ電圧利用階調方式の一例を示す図であって、一つのドット分を示している。即ち、各ドットは、複数(この例では、4つ)の有機EL素子12を有しており、各有機EL素子12毎に、PMOSトランジスタ13、NMOSトランジスタ14及び保持容量15が設けられていて、NMOSトランジスタのゲートには行方向配線としての共通のワード線Wが接続され、NMOSトランジスタのソースには別々の配線d0~d3が接続されている。

[0112]

そして、PMOSトランジスタ13の有機EL素子12とは逆側並びに保持容量15のNMOSトランジスタ14とは逆側は、別々の共通給電線V0EL1~V0EL4に接続されていて、それら共通給電線V0EL1~V0EL4の電圧は、図9に示すように、それらの電圧によって得られる有機EL素子12の輝度B1~B4が、

B1:B2:B3:B4=1:2:4:8 となるように設定されている。

[0113]

このような構成であると、各ドット毎に、有機EL素子12を全て発光させた場合の輝度を15とすると、例えば、配線d0に対応した有機EL素子12だけを発光させれば輝度は1/15、配線d4に対応した有機EL素子12だけを発光させれば輝度は8/15、配線d0に対応した有機EL素子12及び配線d1に対応した有機EL素子12を発光させれば輝度は3/15、という具合になるから、各ドット毎に16階調が得られることになる。

[0114]

よって、このような階調方式を第3の実施の形態の図7の構成に代えて採用したとしても、その第3の実施の形態と同様の効果が発揮できる。

[0115]

また、上記第1の実施の形態では、副データ線駆動回路50をデコーダ51を 設けて構成しているが、デコーダ51に代えて、シフトレジスタを採用すること も可能である。シフトレジスタを採用した場合、単色表示モード期間T2でもデ ータ線X2、X5、X8、…、X(n-1)を順に駆動させることが必要となる が、デコーダ51に比べて配線が簡単で済むから、副データ線駆動回路50によ ってデータ線を順に駆動させても消費電力がそれほど大きくならない場合、例え ば、画素数がそれほど大きくない場合には採用する価値がある。

[0116]

また、上記第2の実施の形態においても、デコーダ51及び61のいずれか一方或いは両方を、シフトレジスタで置き換えることも可能であり、そのようなシフトレジスタを利用した構成は、上記と同様に副データ線駆動回路50や副走査線駆動回路60によってデータ線や走査線を順に駆動させても消費電力がそれほど大きくならない場合、例えば、画素数がそれほど大きくない場合には採用する価値がある。

[0117]

【発明の効果】

以上説明したように、本発明によれば、副データ線駆動回路を設ける構成、若 しくは副データ線駆動回路及び副行駆動回路の両方を設ける構成としたため、デ ータ線駆動回路や行駆動回路だけで表示制御を行う場合に比べて、消費電力を低減することができるという効果がある。

[0118]

特に、請求項5、7、12、14、15、16に係る発明であれば、消費電力をより顕著に低減することが可能である。

【図面の簡単な説明】

【図1】

本発明の第1の実施の形態を示す回路図である。

【図2】

第1の実施の形態の作用を説明するための波形図である。

【図3】

有機EL材料の発光輝度の特性図である。

【図4】

有機EL材料の発光効率の特性図である。

【図5】

本発明の第2の実施の形態を示す回路図である。

【図6】

本発明の第3の実施の形態の示す回路図である。

【図7】

第3の実施の形態の各ドット毎の構成を示す回路図である。

【図8】

第3の実施の形態の変形例を示す回路図である。

【図9】

図8の構成における各外部電源の電圧と輝度との関係を示す図である。

【図10】

従来の構成を示す回路図である。

【符号の説明】

10 有機EL表示装置

20 表示画面


特2000-300934

3 0	走査線駆動回路(行駆動回路)
3 2	バッファ
3 3	デコーダ
4 0	データ線駆動回路
4 1	シフトレジスタ
4 2	スイッチング素子
5 0	副データ線駆動回路
5 1	デコーダ
5 2	スイッチング素子
6 0	副走査線駆動回路(副行駆動回路)
6 1	デコーダ
6 2	バッファ
$X 1 \sim X 1 2$	データ線
$Y 1 \sim Y 7$	走查線 (行方向配線)


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】



【図9】



【図10】



【書類名】 要約書

【要約】

【課題】 有機EL表示装置の消費電力を低減したい。

【解決手段】 格子状に配設されたデータ線X1~X12と走査線Y1~Y7との各交点に、R、G、Bの各色に対応した有機EL素子や保持容量等が配され、データ線駆動回路40と、走査線駆動回路30とを備えている。走査線駆動回路30は、デコーダ33を含んで構成されている。そして、データ線駆動回路40とは別に、副データ線駆動回路50を備えている。副データ線駆動回路50は、デコーダ51と、複数のスイッチング素子52とを含んで構成されている。スイッチング素子52の一端側は、データ線X1~X12のうち、緑(G)の発色が可能な有機EL素子に対応したデータ線X2、X5、X8のみに選択的に接続されている。スイッチング素子52の他端側は、有機EL素子を発色させるためのキャラクタ表示用電圧VCHRが供給される電源配線53に接続されている。

【選択図】 図1

出 願 人 履 歴 情 報

識別番号

[000002369]

1. 変更年月日

1990年 8月20日

[変更理由]

新規登録

住 所

東京都新宿区西新宿2丁目4番1号

氏 名

セイコーエプソン株式会社